美光披露到 2030 年的存储芯片路线图

美光在最新报告中详细介绍了其计划到2030年推向市场的内存与存储芯片。

以下是这份报告中的一些披露

> 单个HBM4内存堆栈的带宽达2.8 TB/s，因此约13块顶级AI GPU（每块8个堆栈）内部的内存带宽，就与全球国际互联网约282 TB/s的总带宽相当。（见幻灯片12，“HBM4与全球互联网带宽对比”。）

> 英伟达每块GPU的内存从H100的80GB增至B300的288GB，增长3.6倍，而美光估计AI上下文长度正以每年30倍的速度增长。一辆Robotaxi所需的内存是当今驾驶辅助汽车的10倍以上。（见幻灯片5，“每一波AI浪潮都推高内存需求”。）

> 美光计划在2028年实现“垂直HBM”，将内存直接堆叠在GPU之上而非旁边，从而缩短数据路径，提高每瓦AI输出；美光称这些日期为目标。（简单图示见幻灯片20，2026至2030年路线图见幻灯片22。）

> 根据2个内部项目，由AI智能体编写和检查芯片逻辑，加上AI编写的固件，使美光完成SSD控制器设计的时间缩短50%，使SSD准备好交付客户的时间缩短60%。（见幻灯片27，“AI让美光快2倍”。）

> 在研究一种名为4F²的更高密度DRAM单元布局20多年后，美光因其成本过高、过于复杂而放弃，与正在推进该技术的SK海力士和三星分道扬镳，转而以3D方式向上堆叠DRAM。（见幻灯片16，“DRAM路线图”。）

> 美光正在设计GPU能以微小数据块直接读取的闪存，以及在加速器旁采用HBM式堆叠闪存，用于存放模型权重和长时间AI对话的工作内存，目标是每秒2500万至1亿次操作。（见幻灯片24，“AI级NAND”。）

> 美光在一根50微米宽的人类头发丝上可容纳超过1500个内存电容，如今每片DRAM晶圆所容纳的比特数比1995年多400倍以上，历经22个制造世代。（见幻灯片9；幻灯片11的保时捷对比可作为补充。）