Hot Chips 2026：Intel Wildcat Lake（Core Series 3）如何为低成本优化

一切为了把成本降下来Chester Lam 2026年8月24日

Intel的Core Ultra系列在提升移动产品的续航和性能方面表现不错。Wildcat Lake（即Core Series 3）的目标是把这些特性带入成本更低的产品。Wildcat Lake引入了Core Ultra系列中所有的新技术，而不是在N系列和U系列的基础上做渐进式改动——这两个系列曾构成Intel过去低成本产品的阵容。这包括新的IO、新的CPU核心，以及GPU采用的Xe3图形架构。但为低成本而优化，并不只是取用这些主要IP模块并挑选合适的核心数量那么简单。这正是Intel此次演示的重点。

Intel的Ultra系列处理器采用先进封装技术，以避免造出面积大、良率难以保证的单体芯片。早在Meteor Lake时期，Intel就一直在使用良率更好的小芯片。在较新的世代中，Core Ultra 3采用了两颗不同的计算芯片和两颗图形芯片，可按需混搭。这种方案在灵活性和验证方面很出色，但低成本细分市场并不需要这种灵活性。Intel发现，在对其IP进行合理规模调整后，他们最终得到的是更小的芯片，不再需要如此多的拆分。多种计算芯片或图形芯片变体也没有意义，因为低端市场不需要超出单颗计算芯片分档所能提供的配置灵活性。先进封装还会带来成本。Intel看到，对于其目标价位，他们要么需要使用单体芯片，要么采用MCP。他们选择了后者（MCP）。

随后，Intel决定采用一个独特的平台，而不是复用Core Ultra平台。最终产品成本除了SoC成本之外，还包括合作伙伴的BOM成本，而采用不同的平台可以带来更多降低成本的机会。一个例子是使用更窄但数据速率更高的内存总线，结果证明这能带来可观的BOM节省。

在某些方面，Intel保留了某些特性，尽管它们会增加成本，因为这些特性对续航至关重要。Wildcat Lake继续为LPE核心和iGPU使用独立的电源轨。Intel还继续集成对最新WiFi和蓝牙标准的支持，这意味着OEM厂商不必在独立控制器上花钱。

有趣的是，Intel在摄像头方面走了相反的方向，取消了内置摄像头支持。可追溯到Skylake的Intel移动CPU SKU都集成了图像信号处理器（ISP）。ISP接收来自摄像头的原始输入，通过处理色彩滤波阵列模式（去马赛克）、应用曝光和对比度调整等，将这些数据转换为可用的图像。Wildcat Lake不配备ISP。Intel发现许多OEM厂商都采用USB ISP，因此去掉专用摄像头接口是合理的。

4管线显示引擎的粗略框图（来自多代之前的Tiger Lake）

Wildcat Lake的显示引擎有三条管线，而Intel高端部件通常有四条。Intel显示引擎中的显示管线通常各驱动一台显示器，只有诸如合并管线驱动8K面板之类的小例外。这一削减意味着Wildcat Lake只能驱动三台显示器。Intel还将分辨率支持限制在4K 60 Hz。消费者不太可能用低成本SoC来驱动8K面板或四显示器配置，因此Intel缩减显示引擎是合理的。支持8K所需的显示带宽也会在UCIe链路上带来挑战。

Wildcat Lake增加了一个输出缓冲器以节省UCIe功耗。我没有显示引擎的详细资料

续航对显示引擎至关重要，因为即使CPU和GPU处于空闲状态，显示器也必须工作。许多显示功耗优化归根结底是让各种总线和接口尽可能长时间休眠，而不是持续不断地传输数据。在显示引擎的“前端”（我为了方便而使用的说法），Intel长期以来一直使用显示缓冲器来实现从DRAM的突发式读取。这样做可以让内存控制器在突发之间休眠。这在Wildcat Lake中仍然很重要，因为许多低成本设备的显示器不具备面板自刷新能力。没有面板自刷新，显示引擎即使画面没有任何变化，也必须不断发送新帧。

针对持续刷新显示的优化还延伸到显示引擎的“后端”。在那里，Intel在显示管线生成合成输出之后增加了一个新的缓冲器。这个缓冲器执行与前端显示缓冲器类似的优化，但针对的是UCIe接口而非内存控制器。以突发方式调度流量可以让UCIe接口转入更低功耗状态。

UCIe 考量

针对 UCIe 的显示引擎优化很重要，因为 UCIe 在面积和功耗方面比 Intel 高端 Ultra 部件所用的 Foveros 接口代价更高。Foveros 使用非常精细的凸点间距，允许在裸片之间直接运行宽位、低时钟的接口。UCIe 是一种基于数据包的协议，凸点间距更大，并且不经过基础裸片。因此，该接口本身消耗更多功耗和面积。除此之外，UCIe 的数据包特性意味着它需要控制器逻辑来将接口信号转换为该数据包格式。UCIe 控制器带来额外的功耗和面积成本，这也需要关注以控制成本和功耗。

除了显示引擎之外，Intel 为主流消费者合理配置了 IO。他们配置了 12 GB/s 的 UCIe 带宽，以支持配备 PCIe 4.0 SSD 的典型配置，并留有一些余量。理论上，如果用户将 SSD 带宽用满，同时在别处制造大量 IO 负载，例如大量使用 USB 子系统，就可能触及限制。然而，这种并发高 IO 负载在消费级使用场景中极为罕见。

所有这些 IO 的合理配置让 Intel 能够以 8 GT/s 运行 UCIe 接口。与 UCIe 2.0 最高 32 GT/s 或 UCIe 3.0 的 64 GT/s 相比，8 GT/s 较为保守。然而，以较低的数据速率运行可以保持较低的原始误码率。Intel 利用这一低误码率省去了重试和前向纠错机制。Intel 指出，对于显示来说，无论如何都无法从流程中退出。

跨裸片协议难以验证，而验证是计入最终产品成本的一部分工程成本。因此，Intel 力求确保“可存活”。任何可能成为熔丝的东西都被做成熔丝，或者至少是一个可以在很早阶段写入的配置寄存器。据推测，这使 Intel 能够通过“鸡字开关”摆脱那些后来发现存在后期缺陷的路径。数据包化的边带信号也获得了一张“免死金牌”，即一种备用机制，可以将它们多路复用到单个备用引脚上（之后再解复用）。Intel 最多可以将四个数据包化信号改回单端信号。

缩减 Xe3

购买 Wildcat Lake 产品的预算敏感型消费者并不追求高 GPU 性能，因此 Intel 选择了保守的 iGPU 配置，配备两个 Xe 核心。为了进一步节省面积，Intel 移除了硬件光线追踪加速。考虑到移动 GPU 没有足够的处理能力在高分辨率和设置下运行游戏，这一举措是合理的。光线追踪基本上是一种额外超高设置，在低成本、低功耗平台上很难加以利用。

Intel 还考虑过移除 Xe 核心中用于矩阵乘法的脉动阵列，但最终决定保留。事实证明这是一个好决定，因为 GPU 中的矩阵乘法单元、NPU 中的矩阵乘法单元以及 CPU 计算吞吐量的组合，使它们能够达到约 40 TOPS。

裸片回收

与所有 Intel 产品一样，Wildcat Lake 试图通过创建多个 SKU 来最大化良率。制造出的 IP 最终会落在频率分布上，并非所有部件都能满足给定 SKU 的所需规格。因此，Intel 会针对不同时钟速度进行分档，并可以禁用存在缺陷的模块。这是消费级产品的典型做法。

然而，Intel 注意避免分档产生没人想要的 SKU，或造成过多复杂性。例如，他们曾考虑回收 LPE 核心，但决定不这样做，因为缺少 LPE 核心的产品可能会损害电池续航。回收显示管线或 IO 也属于类似情况，因为推出无法驱动三台显示器、或具备 OEM 计划使用却无法使用的 USB 能力的产品并不好。请记住，Wildcat Lake 没有内置 ISP，因此必须分配一些 USB 用于移动设备中常见的网络摄像头。结语

当前的经济趋势是收入停滞，而产品成本往往超过通胀，AI 进步又推动公用事业账单强劲增长。这一趋势使低成本产品格外令人兴奋，而 Wildcat Lake 让我们得以一窥 Intel 如何努力打造一款合理的低成本 SoC。典型的消费级芯片拥有大量很少被使用的处理能力和 IO 能力。削减冗余可以打造出一款合理的产 品，很可能为非常广泛的受众提供足够的性能。对每个组件进行合理配置可以在保持产品平衡的同时发掘更多成本节约。虽然未被提及，但我认为转向 64 位内存接口与更小的 iGPU 和更少的核心数量是合理的。高 DRAM 带宽需求往往来自高性能 GPU，或来自跨核心扩展的高度并行 CPU 负载。Wildcat Lake 并未针对这两种情况优化，因此使用更宽的内存接口只会意味着内存总线利用率极低。

相反，Wildcat Lake 专注于日常应用最能感受到的最重要领域。例如，与 Intel N350 相比，Wildcat Lake Core Series 3 摆脱了 Intel 7 上过时的 Gracemont 架构，直接采用 Intel 18A 上的 Cougar Cove 和 Darkmont。它不是一款旨在在最昂贵设备中竞争的旗舰产品，但它引入了 Intel 高端产品线中最必要的优点，同时将电池续航放在重点。看到使用体验良好且不伤钱包的低端设备将是一件好事，而 Wildcat Lake 是这方面令人兴奋的进展。希望 Intel 在开发这款产品中获得的经验能够转化为同一细分市场中强有力的后续芯片。

关于本文的讨论6 条更多评论……

暂无帖子

准备好了解更多了吗？